ADC (Conversor Analógico Digital) - Parte 3 - Sigma Delta

Embora o mais comum nos microcontroladores seja implementar o ADC usando a Aproximação Sucessiva (SAR - que vimos no post anterior), alguns utilizam o mais sofisticado (e complicado) Sigma Delta (também chamado de Delta Sigma).

Diagrama de um ADC Sigma Delta (extraído da ref 3)

Em muitas aplicações de ADC queremos medir uma tensão que varia lentamente (como um sensor de luz ou temperatura) e detectar quando um limite é passado. Para entender o Sigma Delta, é útil analisar um outro tipo de aplicação do ADC: a análise de um sinal que varia continuamente e onde estamos interessados não na sua amplitude, mas sim na sua frequência.

A transformada Fourier (FT) é a fórmula matemática pela qual se determina as frequências e amplitudes das senóides que, somadas, geram o equivalente a um conjunto de amostras periódicas de um sinal. Um dos teoremas básicos da amostragem é que para capturar corretamente um sinal com frequência f deve ser feita uma amostragem com frequência (fa) de pelo menos duas vezes f.

Como vimos no post anterior, o número de bits do resultado causa um erro (chamado de erro de quantização). Quando se aplica a os dados coletados pelo ADC a uma transformada de Fourier, esse erro gera uma série aleatória de frequências espúrias entre 0 e fa/2 com baixa amplitude - um ruído. Nos ADCs baseados em SAR a forma de diminuir este ruído é aumentando o número de bits (o que deixa a conversão mais lenta).

Ruído de quantização (extraído da ref 1)

O princípio dos ADCs Sigma Delta é que amostrando a o sinal com uma frequência maior (k*fa), o ruído se espalha por mais frequências. Um filtro digital pode jogar fora as frequências acima de fa/2, dividindo por k o ruído.

Em termos de implementação, um modulador Sigma Delta transforma o sinal de entrada em um sinal PWM (onde a relação entre o tempo em nível alto e o tempo em nível baixo corresponde à amplitude do sinal). Este sinal PWM alimenta o filtro digital  e um decimador que fornece o resultado final.

A figura abaixo mostra como é gerado o sinal PWM num conversor de primeira ordem: o sinal de entrada é continuamente comparado com um DAC alimentado pela saída (delta). O resultado da comparação é acumulado por um tempo (sigma) e depois comparado com a referência. É possível criar conversores de ordem mais elevada colocando em série blocos delta/sigma.

Modulador Sigma Delta (extraído da ref 3)

Embora a teoria seja complicada, esta implementação é relativamente simples e competitiva em termos de custo x desempenho quando comparada com o SAR. Por esse motivo é comum o uso do Sigma Delta em ADCs voltados para processamento de sinal.

Referências para quem quiser mais detalhes:

1. https://www.maximintegrated.com/en/design/technical-documents/tutorials/1/1870.html
2. https://www.analog.com/en/technical-articles/behind-the-sigma-delta-adc-topology.html
3. https://www.ti.com/lit/an/slyt423a/slyt423a.pdf